Inicio
Menú Servicios
e-mail
TWiki
Repositorio
Menú Principal
Login
Nombre de usuario

Contraseña

Recordarme
Olvidó su contraseña?
Trabajo Fin de Máster: Alejandro García Nieto Imprimir E-mail
Escrito por Web Master   
05.09.2014
Estudiante:  Alejandro García Nieto
Título: METODOLOGÍA DE DISEÑO PARA PLATAFORMAS EXTENSIBLES BASADA EN FPGA ZYNQ 7000 DE XILINX
Tutores: Dr. D. Antonio Núñez Ordóñez (DIEA) y  D. Pedro Hernández Fernández  (DIEA) 
Lugar de lectura: Salón de Actos,  Edificio de Electrónica y Telecomunicación, Pab. A
Fecha: 5 de septiembre de 2014
Resumen del trabajo: 

 La ocupación de tráfico de vídeo en el tráfico global de Internet en redes de telefonía móvil sigue una tendencia creciente en los últimos años. En este sentido, un factor crítico relacionado con los codificadores/decodificadores de vídeo es el incremento en el consumo de potencia.

Con el objetivo de aumentar la rapidez del proceso de codificación/decodificación pueden utilizarse aceleradores hardware, al mismo tiempo que se controla el consumo de potencia. Se necesita por tanto de plataformas que soporten la implementación hardware del acelerador y una infraestructura de procesamiento para soportar la ejecución del software empotrado asociado. Una opción para la implementación del acelerador hardware es el uso de FPGA.

En el caso de las FPGA, en las familias más avanzadas se dispone de procesadores empotrados en formato de tipo hard IP o soft IP, como es el caso de las plataformas de la serie ZYNQ-7000 de Xilinx. Esta serie de plataformas proporcionan múltiples puertos de comunicación, como UART, USB o Gigabit, que facilitan la integración en un sistema de uso industrial. Además soportan los principales controladores para diferentes tipos de memorias.

Por otra parte, existen diferentes herramientas software que permiten realizar el proceso de generación de los aceleradores hardware sobre FPGA siguiendo una metodología de diseño de manera que se acoten los tiempos de diseño.

En este Trabajo Fin de Máster se parte del diseño en el nivel RTL del Deblocking Filter del proyecto de investigación PCCMUTE para comprobar los resultados de la herramienta Vivado Design Suite en las etapas de síntesis lógica e implementación siguiendo las estrategias de síntesis top-down y bottom-up. Asimismo, se realizan ambas etapas con la herramienta Synplify Premier DP y se comparan los resultados entre las dos herramientas y entre estrategias de síntesis. Los resultados muestran los mejores resultados que ofrece Synplify Premier para la implementación del diseño.

Por otra parte, la herramienta Vivado permite modelar un sistema mediante bloques IP, de los que proporciona muchos tipos, centrándose este diseño principalmente en los relacionados con la interfaz AXI4. Por esto, se emula la plataforma utilizada, considerándose la parte de procesamiento y la lógica programable usada.

Tribunal:
  • Presidente: Dr. D. Roberto Sarmiento Rodríguez
  • Secretario: Dr. D. Sebastián López Suárez
  • Vocal: Dr. D. Roberto Esper-Chaín Falcón
Calificación: Matrícula de honor
Documentos:  Memoria TFM   Alejandro García Nieto  - Artículo Resumen - Póster


Última modificación ( 19.12.2014 )
< Anterior   Siguiente >
Máster
en Tecnologías de Telecomunicación
Doctorado
en Tecnologías de Telecomunicación e Ingeniería Computacional
IUMA IUMA News IUMA Facebook IUMA YouTube
Patrocinadores

  ministerioeconomiacompetitividad.jpg

  union_europea_feder.jpg nv_cuda_research_center.png europractice.png

Últimas Noticias
Noticias via RSS
©2017 - Instituto Universitario de Microelectrónica Aplicada - Universidad de Las Palmas de Gran Canaria
Campus Universitario de Tafira. E35017 - Las Palmas de Gran Canaria
Teléfono: +34 928451233. Fax: +34 928451083. email: iuma@iuma.ulpgc.es