{"id":345,"date":"2015-05-27T11:37:36","date_gmt":"2015-05-27T11:37:36","guid":{"rendered":"http:\/\/www.iuma.ulpgc.es\/mtt\/?page_id=345"},"modified":"2020-06-02T12:50:43","modified_gmt":"2020-06-02T12:50:43","slug":"titulo","status":"publish","type":"page","link":"https:\/\/www.iuma.ulpgc.es\/meta\/titulo\/","title":{"rendered":"Descripci\u00f3n del T\u00edtulo"},"content":{"rendered":"<p>El <strong>M\u00e1ster en Electr\u00f3nica y Telecomunicaci\u00f3n Aplicadas (META)<\/strong> sustituye al M\u00e1ster en Tecnolog\u00edas de Telecomunicaci\u00f3n (MTT) establecido e impartido por primera vez en el curso 2010\/2011 dirigido fundamentalmente a egresados pre-Bolonia del t\u00edtulo de Ingeniero de Telecomunicaci\u00f3n y abierto a titulados de Inform\u00e1tica e Ingenier\u00eda Industrial y otras titulaciones.<\/p>\n<p>Terminado el periodo transitorio de implantaci\u00f3n de Bolonia se ve conveniente reformular el m\u00e1ster de investigaci\u00f3n planteando una nueva estrategia.\u00a0El cambio estrat\u00e9gico que se acomete consiste en intensificar el perfil de Electr\u00f3nica, en especial a nivel Sistemas Empotrados (<em>Embedded Systems<\/em>), con demanda creciente hoy en d\u00eda. Al mismo tiempo se preserva el formato de titulaci\u00f3n de investigaci\u00f3n (MSc) y el contenido nuclear de las tecnolog\u00edas <em>hardware y software<\/em>.<\/p>\n<p><a href=\"https:\/\/www.iuma.ulpgc.es\/meta\/wp-content\/uploads\/2019\/05\/grupoEstudiantes.jpg\"><img loading=\"lazy\" decoding=\"async\" class=\"alignright wp-image-855\" src=\"https:\/\/www.iuma.ulpgc.es\/meta\/wp-content\/uploads\/2019\/05\/grupoEstudiantes.jpg\" alt=\"Grupo de Estudiantes\" width=\"310\" height=\"465\" srcset=\"https:\/\/www.iuma.ulpgc.es\/meta\/wp-content\/uploads\/2019\/05\/grupoEstudiantes.jpg 3456w, https:\/\/www.iuma.ulpgc.es\/meta\/wp-content\/uploads\/2019\/05\/grupoEstudiantes-200x300.jpg 200w, https:\/\/www.iuma.ulpgc.es\/meta\/wp-content\/uploads\/2019\/05\/grupoEstudiantes-768x1152.jpg 768w, https:\/\/www.iuma.ulpgc.es\/meta\/wp-content\/uploads\/2019\/05\/grupoEstudiantes-683x1024.jpg 683w\" sizes=\"auto, (max-width: 310px) 100vw, 310px\" \/><\/a>El META est\u00e1 centrados en el \u00e1rea STEM: Ciencias, Tecnolog\u00eda, Ingenier\u00eda y Matem\u00e1ticas. El \u00e1rea STEM es un \u00e1rea esencial para una sociedad occidental avanzada, como la canaria.\u00a0\u00a0<\/p>\n<p>El M\u00e1ster abre las puestas a la realizaci\u00f3n del Doctorado en Tecnolog\u00edas de Telecomunicaci\u00f3n e Ingenier\u00eda Computacional impartido en la ULPGC .<\/p>\n<p>El centro acad\u00e9mico responsable del m\u00e1ster es el <a href=\"http:\/\/www.iuma.ulpgc.es\" target=\"_blank\" rel=\"noopener noreferrer\">Instituto Universitario de Microelectr\u00f3nica Aplicada (IUMA)<\/a>, centro de investigaci\u00f3n aplicada con orientaci\u00f3n a los Sistemas de Informaci\u00f3n y Comunicaciones. El IUMA facilita los medios para hacer viable la implantaci\u00f3n de estas titulaciones que tienen una misi\u00f3n estructurante y de futuro en la sociedad canaria, y de convergencia social con Espa\u00f1a y Europa.<\/p>\n<p><strong>Perfil de Ingreso<\/strong><\/p>\n<p>El M\u00e1ster est\u00e1 concebido para que sea cursado por\u00a0 estudiante procentes del Grados en Ingenier\u00eda en Tecnolog\u00edas de la Telecomunicaci\u00f3n, Grado en\u00a0 Ingenier\u00eda en Electr\u00f3nica Industrial y Autom\u00e1tica y en general a los profesionales de estas \u00e1reas que cumplan los requisitos establecidos para el ingreso.<\/p>\n<p><strong>Perfil de Egreso<\/strong><\/p>\n<p>Para establecer las competencias generales que adquieren los estudiantes egresados del t\u00edtulo de M\u00e1ster Universitario en Electr\u00f3nica y Telecomunicaci\u00f3n Aplicadas, adem\u00e1s de los Descriptores de Dubl\u00edn, se han tenido en cuenta diversos marcos de referencia, entre los cuales se encuentran los principios recogidos en el Real Decreto 1393\/2007, el Marco Europeo de Cualificaciones (MEC), y el Marco Espa\u00f1ol de Cualificaciones para la Educaci\u00f3n Superior (MECES). En este sentido, el M\u00e1ster est\u00e1\u00a0 encuadrado en el nivel 3 del MECES.<\/p>\n<p>Por otro lado, para establecer las competencias espec\u00edficas que deben adquirir los estudiantes egresados del M\u00e1ster se ha tenido en cuenta las competencias espec\u00edficas establecidas por la ULPGC para todas sus titulaciones de M\u00e1ster.<\/p>\n<p>El <strong>M\u00e1ster en Electr\u00f3nica y Telecomunicaci\u00f3n Aplicadas<\/strong> es un t\u00edtulo orientado a la especializaci\u00f3n y a la investigaci\u00f3n en el \u00e1rea de las TICs. Por tanto, sus titulados egresados est\u00e1n preparados para afrontar la realizaci\u00f3n de una tesis doctoral.<\/p>\n<p><strong>Estructura<\/strong><br \/>El M\u00e1ster en Electr\u00f3nica y Telecomunicaci\u00f3n Aplicadas tiene un total de <strong>60\u00a0cr\u00e9ditos ECTS<\/strong> que se encuentran estructurados en un <strong>M\u00f3dulo Com\u00fan<\/strong> de 30 cr\u00e9ditos y un <strong>M\u00f3dulo de Optatividad<\/strong> donde el estudiante realizar\u00e1 18 cr\u00e9ditos de los 36 cr\u00e9ditos ofrecidos. Por \u00faltimo el estudiante debe realizar un <strong>Trabajo Fin de M\u00e1ster<\/strong>, correspondiente a 12 cr\u00e9ditos, para conseguir la titulaci\u00f3n.<\/p>\n<p>Las asignaturas en que se estructura se describen a continuaci\u00f3n:<\/p>\n<div id=\"estructura\" class=\"accordion\">\n<div class=\"accordion-group\">\n<div class=\"accordion-heading\"><a class=\"accordion-toggle\" href=\"#collapseOne\" data-toggle=\"collapse\" data-parent=\"#estructura\">M\u00f3dulo Com\u00fan (30 cr\u00e9ditos ECTS)<\/a><\/div>\n<div id=\"collapseOne\" class=\"accordion-body collapse\">\n<div class=\"accordion-inner\">\n<table class=\"table\">\n<thead>\n<tr>\n<th>Asignatura<\/th>\n<th>Cr\u00e9ditos<\/th>\n<th>Semestre<\/th>\n<\/tr>\n<\/thead>\n<tbody>\n<tr class=\"success\">\n<td><strong>M\u00e9todos de investigaci\u00f3n cient\u00edfica y t\u00e9cnica para electr\u00f3nica y telecomunicaci\u00f3n aplicadas<\/strong><\/td>\n<td><strong>6<\/strong><\/td>\n<td><strong>1<\/strong><\/td>\n<\/tr>\n<tr>\n<td style=\"text-align: justify;\" colspan=\"3\">\n<ul>\n<li>\u00a0Conceptos y m\u00e9todos: Ciencia y tecnolog\u00eda. Deducci\u00f3n natural, Inferencia natural, deducci\u00f3n, inducci\u00f3n y abducci\u00f3n experimental. Fuentes de conocimiento, estado del arte. Publicaci\u00f3n cient\u00edfica, criterios de evaluaci\u00f3n del m\u00e9rito, \u00edndices, cr\u00edtica t\u00e9cnica.<\/li>\n<li>An\u00e1lisis estad\u00edstico y dise\u00f1o de experimentos: Representaci\u00f3n de datos, inferencia estad\u00edstica, inferencia no param\u00e9trica, inferencia param\u00e9trica, estimaci\u00f3n, contraste de hip\u00f3tesis, estructura y tama\u00f1o del muestreo, error de estimaci\u00f3n, inferencia bayesiana, funciones conjugadas bayesianas, l\u00f3gica inductiva probabil\u00edstica.<\/li>\n<li>Relaci\u00f3n entre variables y control experimental, ajuste de curvas y modelos de datos, regresi\u00f3n simple, regresi\u00f3n m\u00faltiple, predicci\u00f3n, an\u00e1lisis de varianza, calidad del ajuste, MARS, superficie de respuesta, regresi\u00f3n en series temporales, colinealidad. An\u00e1lisis exploratorio de datos, modelos de predicci\u00f3n, PCA. Regresi\u00f3n no param\u00e9trica, Kernel. Dise\u00f1o de experimentos, dise\u00f1o completo al azar, bloques al azar, dise\u00f1o factorial, estimaci\u00f3n de efectos e interacciones, bloqueo de interacciones, dise\u00f1o fracci\u00f3n del factorial, dise\u00f1o de orden superior, dise\u00f1os centrales y Box-Behnken.<\/li>\n<li>Optimizaci\u00f3n: algoritmos fundamentales en optimizaci\u00f3n lineal, discreta, no lineal, din\u00e1mica, de redes y para el control \u00f3ptimo de funciones objetivo. Metodolog\u00eda y formulaci\u00f3n matem\u00e1tica del problema de optimizaci\u00f3n. M\u00e9todo simplex, m\u00e9todos de flujo de redes, m\u00e9todos cutting plane y branch and bound de optimizaci\u00f3n discreta, optimizaci\u00f3n no lineal y sus condiciones, m\u00e9todos del punto interior para optimizaci\u00f3n convexa, m\u00e9todo de Newton, m\u00e9todos heur\u00edsticos, programaci\u00f3n din\u00e1mica y m\u00e9todos de control \u00f3ptimo. Modelado y simulaci\u00f3n de sistemas. Exploraci\u00f3n del espacio de dise\u00f1o.<\/li>\n<\/ul>\n<\/td>\n<\/tr>\n<tr class=\"success\">\n<td><strong>Ciencia y anal\u00edtica de datos<\/strong><\/td>\n<td><strong>6<\/strong><\/td>\n<td><strong>1<\/strong><\/td>\n<\/tr>\n<tr>\n<td style=\"text-align: justify;\" colspan=\"3\">\n<ul>\n<li>Introducci\u00f3n a los datos masivos. Miner\u00eda de datos (recolecci\u00f3n, limpieza, almacenamiento y visualizaci\u00f3n de datos)<\/li>\n<li>Herramientas para Data Science (Python, Jupiter, Numpy, Pandas, Keras)<\/li>\n<li>Introducci\u00f3n al procesado de texto (ling\u00fc\u00edstica y extracci\u00f3n b\u00e1sica de caracter\u00edsticas)<\/li>\n<li>An\u00e1lisis de sentimiento y redes sociales<\/li>\n<li>Sistemas de computaci\u00f3n para datos masivos (herramientas en la nube)<\/li>\n<li>Tipos de aprendizaje autom\u00e1tico, conceptos b\u00e1sicos y tipos de atributos<\/li>\n<li>Metodolog\u00eda de dise\u00f1o de modelos para <em>Machine Learning<\/em><\/li>\n<li>Validaci\u00f3n de modelos (tasas de error, matriz de confusi\u00f3n, curvas ROC)<\/li>\n<li>Clasificadores de im\u00e1genes (sistemas supervisados y no supervisados)<\/li>\n<li>Introducci\u00f3n a sistemas de recomendaci\u00f3n<\/li>\n<li>Clasificaci\u00f3n y regresi\u00f3n con m\u00e1quinas de vectores de soporte (SVM)<\/li>\n<li>Clustering y clasificadores con \u00e1rboles de decisi\u00f3n<\/li>\n<li>Construcci\u00f3n de modelos predictivos basados en redes neuronales<\/li>\n<\/ul>\n<\/td>\n<\/tr>\n<tr class=\"success\">\n<td><strong>Programaci\u00f3n avanzada<\/strong><\/td>\n<td><strong>4,5<\/strong><\/td>\n<td><strong>1<\/strong><\/td>\n<\/tr>\n<tr>\n<td style=\"text-align: justify;\" colspan=\"3\">\n<ul>\n<li>Programaci\u00f3n orientada a objetos en C++<\/li>\n<li>Resoluci\u00f3n de algoritmos de procesamiento de im\u00e1genes, \u00e1lgebra lineal y teor\u00eda de grafos mediante el lenguaje de programaci\u00f3n C\/C++ y librer\u00edas<\/li>\n<li>Utilizaci\u00f3n de librer\u00edas propias de la ciencia de los datos<\/li>\n<li>Dise\u00f1o, implementaci\u00f3n y optimizaci\u00f3n de aplicaciones paralelas en entornos de supercomputaci\u00f3n<\/li>\n<\/ul>\n<\/td>\n<\/tr>\n<tr class=\"success\">\n<td><strong>Sistemas de computaci\u00f3n reconfigurables<\/strong><\/td>\n<td><strong>4,5<\/strong><\/td>\n<td><strong>1<\/strong><\/td>\n<\/tr>\n<tr>\n<td style=\"text-align: justify;\" colspan=\"3\">\n<ul>\n<li>Modelos de Computaci\u00f3n.<\/li>\n<li>Arquitecturas de sistemas de computaci\u00f3n: bloques de procesamiento generales y especializados, jerarqu\u00eda avanzada de memoria, estructura de comunicaciones en chip, interconexiones de alta velocidad.<\/li>\n<li>Sistemas para computaci\u00f3n heterog\u00e9nea.<\/li>\n<li>Hardware programable basado en FPGA. Parametrizaci\u00f3n. Reconfiguraci\u00f3n.<\/li>\n<li>Plataformas MPSoC FPGA.<\/li>\n<li>Metodolog\u00edas de dise\u00f1o de alto nivel basadas en C\/C++\/SystemC. Modelado y s\u00edntesis de alto nivel. Interfaz <em>hardware\/software<\/em>. Dise\u00f1o basado en plataformas MPSoC FPGA. Implementaci\u00f3n.<\/li>\n<li>Aplicaciones pr\u00e1cticas sobre MPSoC para Ingenier\u00eda Electr\u00f3nica y de Telecomunicaci\u00f3n en control industrial, gesti\u00f3n de tr\u00e1fico de redes y su seguridad, supervisi\u00f3n ciudadana, ADAS de maquinaria y operaciones portuarias o marinas, o uso de drones<\/li>\n<\/ul>\n<\/td>\n<\/tr>\n<tr class=\"success\">\n<td><strong>Internet de las cosas (<em>IoT<\/em>)<\/strong><\/td>\n<td><strong>4,5<\/strong><\/td>\n<td><strong>1<\/strong><\/td>\n<\/tr>\n<tr>\n<td style=\"text-align: justify;\" colspan=\"3\">\n<ul>\n<li>Infraestructuras de comunicaci\u00f3n para <em>IoT<\/em> (comunicaciones inal\u00e1mbricas, redes de acceso y sistemas de localizaci\u00f3n). Ventajas e inconvenientes de las redes espec\u00edficas y <em>ad-hoc<\/em>, <em>vs<\/em>. redes fijas cableadas, inal\u00e1mbricas, celulares o m\u00f3viles de prop\u00f3sito general<\/li>\n<li>Arquitectura de protocolos, modelo de red, y tecnolog\u00edas para monitorizaci\u00f3n de redes de sensores y dispositivos de corto alcance (WiFi, <em>Bluetooth<\/em>, <em>Bluetooth<\/em> Low Energy, RFID\/NFC, 802.15.4, Zigbee, LR-WPAN, 6LoWPAN) y de largo alcance (modulaci\u00f3n LoRa, LoRaWAN MAC, IPv6, 4G, GPS)<\/li>\n<li>Protocolos espec\u00edficos para redes de sensores y telemetr\u00eda (MQTT o TCP, SN o UDP)<\/li>\n<li>OPC UA como protocolo de comunicaci\u00f3n industrial para aplicaciones en el <em>Cloud<\/em> e <em>IoT<\/em>.<\/li>\n<li>Arquitecturas de integraci\u00f3n de servicios <em>IoT<\/em><\/li>\n<li>Arquitecturas de procesamiento distribuido (plataformas IoT en la nube y servicios web RESTful)<\/li>\n<li>Sistemas de identificaci\u00f3n (RFID, etiquetas QR)<\/li>\n<li>Entornos para Data Science (miner\u00eda y almacenamiento de datos)<\/li>\n<li>Ejemplos de programaci\u00f3n de aplicaciones para<em> IoT<\/em> en dispositivos m\u00f3viles (iOS y Android)<\/li>\n<\/ul>\n<\/td>\n<\/tr>\n<tr class=\"success\">\n<td><strong>Sistemas avanzados de comunicaciones<\/strong><\/td>\n<td><strong>4,5<\/strong><\/td>\n<td><strong>1<\/strong><\/td>\n<\/tr>\n<tr>\n<td style=\"text-align: justify;\" colspan=\"3\">\n<ul>\n<li>Aspectos generales de los sistemas avanzados de comunicaciones<\/li>\n<li>Conceptos avanzados de sistemas de comunicaciones:\n<ul>\n<li>A nivel f\u00edsico<\/li>\n<li>A nivel de enlace<\/li>\n<li>A nivel de transporte<\/li>\n<\/ul>\n<\/li>\n<li>Sistemas de comunicaciones fijas avanzados\n<ul>\n<li>Nuevas t\u00e9cnicas de modulaci\u00f3n y codificaci\u00f3n de canal para acceso fijo<\/li>\n<li>Nuevos sistemas de acceso fijo (\u00f3pticos y el\u00e9ctricos)<\/li>\n<li>Redes mixtas avanzadas<\/li>\n<\/ul>\n<\/li>\n<li>Sistemas de comunicaciones en movilidad avanzados\n<ul>\n<li>Sistemas SISO\/MIMO. Sistemas de comunicaciones multiusuario<\/li>\n<li>Fundamentos y sistemas futuros: LTE-Advanced, 5G, &#8230;<\/li>\n<li>Comunicaciones digitales para el Internet de las cosas<\/li>\n<\/ul>\n<\/li>\n<li>Sistemas de comunicaciones espec\u00edficos para entornos industriales\n<ul>\n<li>Protocolos de comunicaci\u00f3n industrial IEC y DNP3 o Buses de campo y nuevos protocolos.<\/li>\n<\/ul>\n<\/li>\n<\/ul>\n<\/td>\n<\/tr>\n<\/tbody>\n<\/table>\n<\/div>\n<\/div>\n<\/div>\n<div class=\"accordion-group\">\n<div class=\"accordion-heading\"><a class=\"accordion-toggle\" href=\"#collapseTwo\" data-toggle=\"collapse\" data-parent=\"#estructura\">M\u00f3dulo de optatividad (36 cr\u00e9ditos ECTS &#8211; elegir 18)<\/a><\/div>\n<div id=\"collapseTwo\" class=\"accordion-body collapse\">\n<div class=\"accordion-inner\">\n<table class=\"table\">\n<thead>\n<tr>\n<th>Asignatura<\/th>\n<th>Cr\u00e9ditos<\/th>\n<th>Semestre<\/th>\n<\/tr>\n<\/thead>\n<tbody>\n<tr class=\"success\">\n<td><strong>Sistemas empotrados y de tiempo real<\/strong><\/td>\n<td><strong>4,5<\/strong><\/td>\n<td><strong>2<\/strong><\/td>\n<\/tr>\n<tr>\n<td style=\"text-align: justify;\" colspan=\"3\">\n<ul>\n<li>Arquitectura de los sistemas empotrados.<\/li>\n<li>Microcontroladores, DSP y SoC. Perif\u00e9ricos.<\/li>\n<li>Interfaces de comunicaciones en entornos industriales.<\/li>\n<li>Dise\u00f1o de firmware en sistemas empotrados.<\/li>\n<li>Desarrollo de aplicaciones con RTOS.<\/li>\n<\/ul>\n<\/td>\n<\/tr>\n<tr class=\"success\">\n<td><strong>Sistemas electr\u00f3nicos para <em>IoT<\/em> y comunicaciones industriales<\/strong><\/td>\n<td><strong>4,5<\/strong><\/td>\n<td><strong>2<\/strong><\/td>\n<\/tr>\n<tr>\n<td style=\"text-align: justify;\" colspan=\"3\">\n<ul>\n<li>Introducci\u00f3n a los sistemas electr\u00f3nicos inteligentes en <em>IoT<\/em><\/li>\n<li>Sensores y actuadores disponibles de tipo mec\u00e1nico, el\u00e9ctrico, t\u00e9rmico, magn\u00e9tico, \u00f3ptico, qu\u00edmico, biol\u00f3gico, y t\u00e9cnicas de acondicionamiento de se\u00f1ales<\/li>\n<li>Generaci\u00f3n de datos en campo, planta industrial, dom\u00f3tica, edificios inteligentes, transporte, Smart <em>Cities<\/em>, <em>e-health<\/em><\/li>\n<li>Dispositivos disponibles para nodos <em>IoT<\/em><\/li>\n<li>Plataformas comerciales de nodos <em>IoT<\/em><\/li>\n<li>Plataformas electr\u00f3nicas integradas de bajo consumo para implementaci\u00f3n de redes de sensores en <em>IoT<\/em><\/li>\n<li>Plataformas de desarrollo y programaci\u00f3n de sistemas electr\u00f3nicos inteligentes sobre <em>IoT<\/em><\/li>\n<li>Ejemplos de sistemas inteligentes en entornos industriales de producci\u00f3n, energ\u00eda y medio ambiente.<\/li>\n<li>Ejemplos de sistemas electr\u00f3nicos inteligentes en aplicaciones <em>Smart IoT<\/em><\/li>\n<li>Ejemplos de sistemas electr\u00f3nicos inteligentes en aplicaciones <em>IoT<\/em> para <em>Wearables<\/em><\/li>\n<li>Ejemplos de sistemas inteligentes en el transporte<\/li>\n<li>Sistemas inteligentes para el medio ambiente<\/li>\n<\/ul>\n<\/td>\n<\/tr>\n<tr class=\"success\">\n<td><strong>Integraci\u00f3n de sistemas micro-electromec\u00e1nicos<\/strong><\/td>\n<td><strong>4,5<\/strong><\/td>\n<td><strong>2<\/strong><\/td>\n<\/tr>\n<tr>\n<td style=\"text-align: justify;\" colspan=\"3\">\n<ul>\n<li>Modelos de simulaci\u00f3n mixta de sistemas electr\u00f3nicos anal\u00f3gicos y digitales<\/li>\n<li>An\u00e1lisis de interconexiones y adaptaci\u00f3n de impedancias, desde el sistema hasta el encapsulado, de baja frecuencia hasta radio-frecuencia<\/li>\n<li>Administraci\u00f3n y recuperaci\u00f3n de la energ\u00eda<\/li>\n<li>Modelos de simulaci\u00f3n mixta de sistemas el\u00e9ctrico-mec\u00e1nico-\u00f3pticos<\/li>\n<li>Integraci\u00f3n de sistemas el\u00e9ctrico-mec\u00e1nico-\u00f3pticos<\/li>\n<li>Ensamblado, empaquetado e interconexiones de sistemas el\u00e9ctrico-mec\u00e1nico-\u00f3pticos<\/li>\n<li>Prototipado r\u00e1pido y herramientas de generaci\u00f3n autom\u00e1tica de c\u00f3digo<\/li>\n<li>Casos de estudio: Simulink, LabView y Raspberry Pi.<\/li>\n<\/ul>\n<\/td>\n<\/tr>\n<tr class=\"success\">\n<td><strong>Computaci\u00f3n de altas prestaciones<\/strong><\/td>\n<td><strong>4,5<\/strong><\/td>\n<td><strong>2<\/strong><\/td>\n<\/tr>\n<tr>\n<td style=\"text-align: justify;\" colspan=\"3\">\n<ul>\n<li>Programaci\u00f3n de GPUs NVIDIA en CUDA<\/li>\n<li>Programaci\u00f3n de FPGA\/GPUs en OpenCL<\/li>\n<li>Optimizaci\u00f3n de aplicaciones CUDA\/OpenCL mediante patrones de paralelismo<\/li>\n<\/ul>\n<\/td>\n<\/tr>\n<tr class=\"success\">\n<td><strong>Dise\u00f1o electr\u00f3nico<\/strong><\/td>\n<td><strong>4,5<\/strong><\/td>\n<td><strong>2<\/strong><\/td>\n<\/tr>\n<tr>\n<td style=\"text-align: justify;\" colspan=\"3\">\n<ul>\n<li>Introducci\u00f3n a los circuitos y sistemas integrados (particionado de un dise\u00f1o. Ejemplo pr\u00e1ctico: Microprocesador MIPS, dise\u00f1o f\u00edsico, verificaci\u00f3n, encapsulado y test. Escalado tecnol\u00f3gico: tecnolog\u00edas nanom\u00e9tricas)<\/li>\n<li>M\u00e9todos de dise\u00f1o de un sistema microelectr\u00f3nico (densidad de integraci\u00f3n de un Circuito Integrado (CI), m\u00e9todos personalizados, m\u00e9todos semipersonalizados. Algunos ejemplos: ventajas e inconvenientes, econom\u00eda en el dise\u00f1o)<\/li>\n<li>Proceso de fabricaci\u00f3n y de dise\u00f1o de circuitos integrados (procesos fotolitogr\u00e1ficos avanzados, flujo de un proceso CMOS, <em>layout<\/em> de los circuitos integrados, materiales para el encapsulado<\/li>\n<li>Entorno industrial de dise\u00f1o de sistemas electr\u00f3nicos, reglas de dise\u00f1o, entorno CADENCE, flujo de dise\u00f1o: simulaci\u00f3n, dise\u00f1o, DRC, LVS, y extracci\u00f3n de par\u00e1metros par\u00e1sitos, distribuci\u00f3n de la alimentaci\u00f3n en un CI, distribuci\u00f3n de la se\u00f1al de reloj en un CI, margen de dise\u00f1o: tensi\u00f3n de alimentaci\u00f3n, temperatura, variaci\u00f3n en el proceso de fabricaci\u00f3n, esquinas de dise\u00f1o. Ejemplo pr\u00e1ctico I: dise\u00f1o a medida y simulaci\u00f3n de un <em>datapath.<\/em> Ejemplo pr\u00e1ctico II: dise\u00f1o a partir de lenguaje de alto nivel de un sistema digital. Ejemplo pr\u00e1ctico III: dise\u00f1o de un sistema mixto)<\/li>\n<li>Caracterizaci\u00f3n de un circuito integrado y prestaciones (estimaci\u00f3n de retardos, dimensionado de los transistores, consumo de potencia, interconexiones: resistencia, capacidad, retardo, <em>crosstalk<\/em>, inductancia, dependencia de la temperatura, documentaci\u00f3n y hoja de especificaciones)<\/li>\n<li>Test y verificaci\u00f3n de circuitos integrados (infraestructura y programas de test, principios de verificaci\u00f3n l\u00f3gica, principios del test en el proceso de fabricaci\u00f3n, dise\u00f1o para testabilidad, test de <em>Systems on Chip<\/em> (SoC), test de se\u00f1ales mixtas)<\/li>\n<\/ul>\n<\/td>\n<\/tr>\n<tr class=\"success\">\n<td><strong>Circuitos de radiofrecuencia<\/strong><\/td>\n<td><strong>4,5<\/strong><\/td>\n<td><strong>2<\/strong><\/td>\n<\/tr>\n<tr>\n<td style=\"text-align: justify;\" colspan=\"3\">\n<ul>\n<li>Arquitecturas avanzadas de transmisores y receptores.<\/li>\n<li>Dispositivos integrados para el dise\u00f1o de RFIC\/MMIC:\n<ul>\n<li>Pasivos: varactores integrados, bobinas integradas, l\u00edneas de transmisi\u00f3n, h\u00edbridos, etc.<\/li>\n<li>Activos: CMOS, SiGe, LDMOS, GaAs, GaN, etc.<\/li>\n<\/ul>\n<\/li>\n<li>Dise\u00f1o de circuitos RFIC\/MMIC:\n<ul>\n<li>Amplificadores de bajo ruido (LNA)<\/li>\n<li>Amplificadores de potencia (PA)<\/li>\n<li>Mezcladores<\/li>\n<li>Osciladores controlados por tensi\u00f3n (VCO), bucles de enganche de fase (PLL) y sintetizadores<\/li>\n<li>Filtros<\/li>\n<\/ul>\n<\/li>\n<li>Medida de circuitos RFIC y MMIC<\/li>\n<\/ul>\n<\/td>\n<\/tr>\n<tr class=\"success\">\n<td><strong>Procesamiento de im\u00e1genes<\/strong><\/td>\n<td><strong>4,5<\/strong><\/td>\n<td><strong>2<\/strong><\/td>\n<\/tr>\n<tr>\n<td style=\"text-align: justify;\" colspan=\"3\">\n<ul>\n<li>Introducci\u00f3n a los sistemas electr\u00f3nicos multimedia<\/li>\n<li>Sistema visual humano. Sensores de im\u00e1genes y espacios colorim\u00e9tricos<\/li>\n<li>Est\u00e1ndares avanzados de compresi\u00f3n de imagen y v\u00eddeo<\/li>\n<li>M\u00e9todos de mejora de imagen y v\u00eddeo digital. Algoritmos de s\u00faper-resoluci\u00f3n<\/li>\n<li>Procesamiento de im\u00e1genes y v\u00eddeo digital. Im\u00e1genes multi- e h\u00edper-espectrales<\/li>\n<\/ul>\n<\/td>\n<\/tr>\n<tr class=\"success\">\n<td><strong>Ciberseguridad en redes<\/strong><\/td>\n<td><strong>4,5<\/strong><\/td>\n<td><strong>2<\/strong><\/td>\n<\/tr>\n<tr>\n<td style=\"text-align: justify;\" colspan=\"3\">\n<ul>\n<li>Seguridad de la informaci\u00f3n: confidencialidad, integridad, disponibilidad y autenticaci\u00f3n<\/li>\n<li>Criptograf\u00eda<\/li>\n<li>Seguridad de telecomunicaciones y redes<\/li>\n<li>Seguridad en el desarrollo de software<\/li>\n<li>Desarrollo y aplicaci\u00f3n de hardware espec\u00edfico para seguridad<\/li>\n<li>Seguridad perimetral<\/li>\n<li>Inform\u00e1tica forense<\/li>\n<li>Administraci\u00f3n de la seguridad de la informaci\u00f3n y gesti\u00f3n de riesgos<\/li>\n<li>El factor humano en la seguridad<\/li>\n<li>Legislaci\u00f3n, normativa y certificaciones de seguridad<\/li>\n<\/ul>\n<\/td>\n<\/tr>\n<\/tbody>\n<\/table>\n<\/div>\n<\/div>\n<\/div>\n<div class=\"accordion-group\">\n<div class=\"accordion-heading\">\u00a0<\/div>\n<\/div>\n<\/div>\n\n\n<p><\/p>","protected":false},"excerpt":{"rendered":"<p>El M\u00e1ster en Electr\u00f3nica y Telecomunicaci\u00f3n Aplicadas (META) sustituye al M\u00e1ster en Tecnolog\u00edas de Telecomunicaci\u00f3n (MTT) establecido e impartido por primera vez en el curso 2010\/2011 dirigido fundamentalmente a egresados pre-Bolonia del t\u00edtulo de Ingeniero de Telecomunicaci\u00f3n y abierto a titulados de Inform\u00e1tica e Ingenier\u00eda Industrial y otras titulaciones. Terminado el periodo transitorio de implantaci\u00f3n [&hellip;]<\/p>","protected":false},"author":1,"featured_media":66,"parent":0,"menu_order":0,"comment_status":"closed","ping_status":"open","template":"","meta":{"footnotes":""},"class_list":["post-345","page","type-page","status-publish","has-post-thumbnail","czr-hentry"],"_links":{"self":[{"href":"https:\/\/www.iuma.ulpgc.es\/meta\/wp-json\/wp\/v2\/pages\/345","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/www.iuma.ulpgc.es\/meta\/wp-json\/wp\/v2\/pages"}],"about":[{"href":"https:\/\/www.iuma.ulpgc.es\/meta\/wp-json\/wp\/v2\/types\/page"}],"author":[{"embeddable":true,"href":"https:\/\/www.iuma.ulpgc.es\/meta\/wp-json\/wp\/v2\/users\/1"}],"replies":[{"embeddable":true,"href":"https:\/\/www.iuma.ulpgc.es\/meta\/wp-json\/wp\/v2\/comments?post=345"}],"version-history":[{"count":46,"href":"https:\/\/www.iuma.ulpgc.es\/meta\/wp-json\/wp\/v2\/pages\/345\/revisions"}],"predecessor-version":[{"id":1755,"href":"https:\/\/www.iuma.ulpgc.es\/meta\/wp-json\/wp\/v2\/pages\/345\/revisions\/1755"}],"wp:featuredmedia":[{"embeddable":true,"href":"https:\/\/www.iuma.ulpgc.es\/meta\/wp-json\/wp\/v2\/media\/66"}],"wp:attachment":[{"href":"https:\/\/www.iuma.ulpgc.es\/meta\/wp-json\/wp\/v2\/media?parent=345"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}