Este artículo presenta el trabajo realizado para el diseño de un clasificador de paquetes implementado en un FPGA. El objetivo de este bloque IP es acelerar el proceso de adopción de un sistema de seguridad de la red. Este bloque decide si se envía un paquete, ya sea a un bloque de DPI o interfaz Ethernet. La decisión se toma mediante la comprobación de los valores de los diferentes campos dentro de las cabeceras de las capas de Ethernet e IP.

This paper presents the work done to design a packet classifier implemented on a FPGA. The target of this IP block is to accelerate the decision process of a network security system. This block decides whether a packet is sent either to a DPI block or Ethernet interface. The decision is made by checking the values of different fields within the headers of the Ethernet and IP layers.
Keywords-component; TCP/IP; classifier; packet; inspection; hardware; DPI; Zynq; IP block;

• Presidente: José Francisco López Feliciano
• Secretario: José María Quinteiro González
• Vocal: José Miguel Monzón Verona