El presente trabajo fin de máster desarrolla una metodología de alto nivel para la síntesis hardware en FPGAs del algoritmo Vertex Component Analysis (VCA) desarrollado en código Matlab.
La metodología hace uso de herramientas software como el Embedded C y el Fixed-Point de MATLAB que permiten generar código C embebido. Este código C va a ser sintetizado para una FPGA gracias al uso de la herramienta de sintetizado de alto nivel Catapult C. Se han desarrollado diferentes soluciones que hacen uso de aritmética entera y en punto fijo que mejoran el rendimiento en FPGAs.
Haciendo uso de estas soluciones se propone una metodología base para la síntesis hardware de algoritmos programados en Matlab. | 
Resumen