Diseño de un amplificador de potencia Doherty en tecnología SiGe 0.13 µm para comunicaciones 5G


Estudiante: José Luis Saiz Pérez
Tutores: Sunil Lalchand Khemchandani (DIEA), Francisco Javier del Pino Suárez (DIEA)
Fecha lectura: 15/09/2021
Lugar: Salón de Actos del Edificio de Electrónica y Telecomunicación
Resumen castellano:
El objetivo de este proyecto es el diseño y fabricación de un amplificador de potencia Doherty para comunicaciones 5G, en la banda de 27 GHz con la tecnología de SiGe 0,13 um de la fundidora IHP (Innovations for High Performance Microelectronics).

Inicialmente, se diseña con componentes ideales cada elemento que conforma un amplificador Doherty con la herramienta PathWave Advanced Design System (ADS) de Keysight: un divisor de potencia, dos amplificadores de potencia y la etapa final llamada modulación de carga. Posteriormente, se sustituyen estos componentes ideales por los componentes reales que contiene el kit de diseño de IHP, exceptuando las bobinas que se realizan manualmente con el fin de reducir área en el circuito. Una vez se tiene el esquema con componentes reales, se pasa al diseño del layout utilizando la herramienta de Cadence y se prepara el circuito para su fabricación.
Finalmente, se muestran las conclusiones del proyecto junto con los resultados obtenidos y comparando estos con más trabajos dentro del estado del arte. Además, se proponen distintas líneas futuras de trabajo.
Resumen inglés:
The main purpose of this project is the design and manufacture of a Doherty power amplifier for 5G communications, in the 27 GHz band with 0,13 um SiGe technology from the IHP foundry.
Initially, each element that characterizes a Doherty amplifier is designed with ideal components using Keysight's PathWave Advanced Design System (ADS) tool: a power divider, two power amplifiers, and the final stage called load modulation. Subsequently, these ideal components are replaced by the real components contained in the IHP (Innovations for High Performance Microelectronics) design kit, except for the coils that are made manually in order to reduce area in the circuit. Once the schematic is done with real components, the layout design is carried out using the Cadence tool and the circuit is prepared for its manufacture.
Finally, the conclusions of the project are shown together with the results obtained and comparing these with more works within the state of the art. In addition, different future lines of work are proposed.
Tribunal:
  • Presidente: Roberto Sarmiento Rodríguez
  • Secretario: José Francisco López Feliciano
  • Vocal: Juan A. Montiel Nelson
Documentos: Resumen Póster Memoria