Seminarios sobre diseño de chips en tecnologías FinFET 16N de TSMC
El IUMA, dentro de las actividades de formación y difusión de las metodologías y técnicas de diseño de tecnologías avanzadas ha puesto en marcha una serie de seminarios gratuitos para la formación de estudiantes y PDI en el diseño de circuitos integrados avanzados en tecnología FinFET de TSMC. Estos seminarios se enmarcan dentro de la participación del IUMA en el programa piloto de EUROPRACTICE en tecnologías avanzadas.
Esta primera sesión, desarrollada el pasado 15 de julio, se impartió por la División de Tecnología Microelectrónica (TME) del IUMA. La sesión se orientó al diseño full-custom. En la primera parte de la sesión se han introducido aspectos claves de las tecnologías TSMC 16N de TSMC, incluyendo la arquitectura de los transistores, capas del proceso, particularidades, capacidades y ventajas de esta tecnología FINFET con respecto a los nodos planares. Seguidamente, se introduce a los asistentes en el kit de diseño TSMC 16N FinFETs full-custom, detallando sus componentes y librerías.
La segunda mitad de la sesión tuvo un enfoque más práctico (hand-ons), sirviendo como introducción directa al diseño de esquemáticos mediante el uso de herramientas de diseño profesiones, Cadence Virtuoso. Se realizó la caracterización de un transistor FinFET, obteniendo y analizando sus curvas I-V, un paso fundamental para comprender su comportamiento físico y las particularidades que presenta el transistor. Finalmente, se plantearon técnicas de diseño robusto, con la realización de distintas simulaciones de corners del proceso (condiciones min-max) y se realizó un análisis estadístico de Monte Carlo. Están previstas nuevas sesiones orientadas al diseño full-custom hasta completar la realización del layout de circuitos sencillos y su verificación a nivel físico
En un próximo seminario a impartir por la División SICAD del IUMA se abordará el diseño semicustom, donde se realizará el layout completo de un circuito integrado basado en células estándar de la librería FinFET 16N de TSMC a partir de su descripción en un lenguaje de descripción de hardware (HDL). En este caso se abordarán diferentes técnicas de diseño ASIC, incluyendo la simulación, la síntesis lógica y el diseño físico utilizando herramientas de placement and route.
Las personas interesadas en asistir a este seminario deben contactar con para ampliar la información.
