El IUMA asiste al workshop de presentación de la tecnología N2 en IMEC
A finales del mes de junio el investigador del IUMA Pedro Pérez Carballo ha asistido al «Advanced PDK Workshop: N2 Nanosheet Pathfinding and Applications» en IMEC, Lovaina. En dicho workshop se ha presentado una tecnología experimental avanzada N2 (2 nm) que ha sido desarrollada en IMEC para proporcionar una plataforma de evaluación orientada a la implementación de arquitecturas de sistemas en chip complejos.
La idea es que este kit de diseño permite analizar la facilidad del escalado a nodos avanzados de soluciones arquitecturales actuales, facilitando la detección temprana de cuellos de botellas de la arquitectura con respecto al el escalado tecnológico, aplicando el concepto de System-Technology Co-Optimization (STCO) frente al tradicional Design-Tecnology Co-Optimization (DTCO).
La tecnología incluye transistores basados en nanosheets, con arquitectura Gate All Around (GAA) y con alimentación en la parte trasera del dispositivo BSPDN (BackSide Power Delivery Network). Con dichos transistores, tanto p como n, se han creado librerías de células estándar y células de memoria SRAM.
Esta acción está soportado por el proyecto NanoIC pilot line liderado por IMEC (Belgium), con los socios CEA-Leti (France), Fraunhofer (Germany), VTT (Finland), CSSNT (Romania), and Tyndall National Institute (Ireland), soportado por Chips JU y bajo el paraguas de la European Chips Act.
El workshop contó con la asistencia de 60 personas el primer día de presentaciones de la tecnología y culminó con una visita a la Foundry de IMEC. El segundo día estuvo dedicado a sesiones prácticas para la utilización de la librerías de células estándar con Cadence y Synopsys, al cual asistimos 20 investigadores.
Para más información:
- Imec launches the first design pathfinding process design kit for N2 node
- Unlocking tomorrow’s technology nodes: inside imec’s N2 P-PDK workshop
- Artículo en Linkedin sobre el workshop
Asistentes al Workshop (IMEC)